SPC5634MF2MLQ80 NXPの

• 動作パラメータ — 完全静的動作、0 MHz – 80 MHz (さらに 2% の周波数変調 - 82 MHz) — -40 °C から 150 °C のジャンクション温度動作範囲 — 低電力設計 — 400 mW 未満の電力損失 (公称) — コアと周辺機器の動的電力管理用に設計 — 周辺機器のソフトウェア制御クロックゲーティング — 低電力停止モード、すべてのクロックを停止 — 90 nm プロセスで製造 — 1.2 V 内部ロジック — 5.0 V の単一電源 (4.5V〜5.25V)内部レギュレーターを使用してコアに3.3Vおよび1.2Vを提供 — 5.0Vの入出力ピン(5.0V5%5%5V〜5.25V)の範囲 – 35%/ 65%VDDE CMOSスイッチレベル(ヒステリシス付き) — 選択可能なヒステリシス – 選択可能なスルーレート制御 — 3.3V電源で駆動されるネクサスピン — EMI低減技術で設計 — フェーズロックループ — システムクロック周波数の周波数変調 – オンチップバイパスキャパシタンス — 選択可能なスルーレートとドライブ強度 • 高性能e200z335コアプロセッサ — 32ビットPower Architecture Book Eプログラマーモデル— 可変長エンコーディングの強化 — Power Architecture命令セットをオプションで16ビットと32ビットの混合命令でエンコード可能 — コードサイズが小さくなります — 単一問題、32ビットPower Architectureテクノロジー準拠のCPU — インオーダー実行とリタイア — 正確な例外処理 — ブランチ処理ユニット — 専用ブランチアドレス計算加算器 — ブランチBranch Lookahead Instruction Buffer を使用したアクセラレーション — ロード/ストアユニット – 1サイクルロードレイテンシ – フルパイプライン – ビッグエンディアンとリトルエンディアンのサポート – ミスアライメントアクセスのサポート – ゼロロードから使用までのパイプラインバブル — 32 個の 64 ビット汎用レジスタ (GPR) — 16 エントリの完全連想変換ルックアサイドバッファ (TLB) を備えたメモリ管理ユニット (MMU) — 命令バスとロード/ストアバスの分離 — ベクトル割り込みサポート — 割り込みレイテンシ < 120 ns @ 80 MHz (measured from interrupt request to execution of first instruction of interrupt exception handler)